Стартап Verkor.io опубликовал исследование, в котором утверждает: их агентная система Design Conductor самостоятельно разработала полноценное ядро процессора RISC-V. На входе — техническое задание в 219 слов. На выходе — верифицированный, готовый к разводке дизайн. Время работы — 12 часов.
Для сравнения: стандартный цикл разработки коммерческого чипа занимает от 18 до 36 месяцев.
Систему назвали VerCore. Она прошла проверку в симуляции через Spike — референсный симулятор архитектуры RISC-V. Физически чип не производился. В симуляции VerCore запускает вариант uCLinux.
Исследователи честно описывают ограничения. Агент иногда недооценивает сложность задач: столкнувшись с проблемой тайминга, система попыталась полностью углубить конвейер вместо того, чтобы найти более простое решение. В другом случае модель рассуждала о Verilog — языке, основанном на событиях — как о последовательном коде. На корректность работы это не повлияло, но отладку тайминга усложнило.
По оценке команды, для вывода чипа в производство по-прежнему потребуется от пяти до десяти инженеров-экспертов. Ещё одна проблема: вычислительные ресурсы растут нелинейно по мере усложнения дизайна, что делает подход трудномасштабируемым в коммерческих условиях.
Design Conductor берёт на себя весь процесс — от спецификации до финального файла GDSII (стандартный формат для передачи дизайна на производство). Это отличает его от более ранних проектов: китайские исследователи создали RISC-V-процессор за пять часов ещё в 2023 году, но использовали другую методологию.
Verkor планирует опубликовать исходный RTL-код VerCore до конца апреля и показать реализацию на FPGA на конференции DAC — главном ежегодном форуме по электронной автоматизации проектирования.
Технология работает в симуляции. Физического кремния у VerCore — как и у всех других ИИ-спроектированных чипов — пока нет.
